ゼロ遅延バッファ (ZDB)

zero-delay-buffers-category-banner.jpg

ゼロ遅延バッファ(ZDB:Zero-delay buffer)は、通常、周波数変換は行わずに、入力クロックと同期した複製(伝播遅延のないコピー)を出力します。IDTはPLLベースのゼロ遅延バッファを提供しています。入力クロック信号のコピーをさまざまな信号形式(LVPECL、LVDS、HCSL、CML、HSTL、SSTL、LVCMOS)で複数出力し、それらによって複数の負荷を駆動することができます。IDTのゼロ遅延バッファは、FPGAや、CPU、ロジック、同期メモリ向けの同期クロックを必要とするアプリケーションに理想的なデバイスです。

ほとんどのゼロ遅延バッファでは、外部帰還経路により、デバイスで生じる遅延を調整できるようになっています。これにより負荷に対し、タイミングを正確に制御してクロック信号を供給することができます。クロックの同期を実現するために、帰還出力を含むすべての出力に1つの分周器を使用している場合には、ゼロ遅延バッファによって単純な周波数変換を行うことが可能です。

ヒント: 100MHzと125MHzといった具合に、複数の特定出力周波数が必要な場合には、パラメトリック検索において「Output Banks(出力バンク)」を活用してください。各バンクは、特定の出力周波数に対応しています。

Download:IDT Clock Distribution Overview (PDF | English, 日本語)

業界最先端のゼロ遅延バッファ・ソリューション

IDTはクロックジェネレータ、シンセサイザ、ゼロ遅延バッファの製品ラインアップとして、多様なバージョンを用意しています。差動出力(LVPECL、LVDS、HCSL、CML、HSTL)と選択可能な出力では3.2GHzまでの出力周波数を、シングルエンドの出力(LVCMOS)では350MHzまでの周波数をサポートします。IDT社のPLL製品のポートフォリオには、1.2V~3.3Vの電源電圧と、民生用または工業用の温度範囲に対応可能なデバイスが用意されています。

IDTのPLL製品を利用すれば、多くのメリットを得ることができます。まず、回路基板において、衝撃や振動の影響を受けやすい水晶振動子の数を削減することができます。それにより、システムの信頼性を高めることが可能になります。また、クロックジェネレータを使用すれば、複数の水晶振動子や発振器を1つのデバイスで置き換えられるため、基板の面積やコスト、BOM(部品点数)、在庫を削減することができます。IDT社のPLL製品は、PC、民生用機器、工業用システムなどの多様なシステムに加え、高性能ネットワークや通信システムにも最適です。

ゼロ遅延バッファ(ZDB)の選定

特定のアプリケーション向けにゼロ遅延バッファを選定する際には、いくつかの重要な事柄について検討する必要があります。以下に示すパラメータについて検討することで、ソリューションを構築する際の出発点となる基本的な情報を得ることができます。

  • 出力の数:多くの出力を備えるゼロ遅延バッファを選択すれば、クロックツリーを簡素化することができます。部品点数が少ないほど設計はシンプルになり、開発にかかる時間も短縮可能になります。加えて、信頼性と生産性も向上します。IDTは、非常に複雑なシステム向けに、業界で最も集積化の進んだソリューションを提供しています。それ以外のシステム向けにも、それぞれに適したソリューションを用意しています。
     
  • 出力形式:ゼロ遅延バッファに求められる出力信号のインタフェース仕様のことです。IDTは、LVPECL、LVDS、HCSL、CML、HSTL、SSTL、LVCMOSに対応する製品を提供しています。
     
  • 入出力の周波数範囲:入出力信号の周波数の有効範囲。IDTは、アプリケーションにおけるあらゆる周波数ニーズに対応できるよう、数多くのゼロ遅延バッファ製品を提供しています。
     
  • コア電圧:ゼロ遅延バッファを動作させるために供給する電圧。一般に、この電圧はシステムで使用できるレール電圧によって決まります。また、この電圧の値に依存して出力の電圧レベルが決まることもよくあります。IDTが提供するゼロ遅延バッファの場合、1.5~3.3Vのコア電圧に対応しています。