クロックジェネレータ、周波数シンセサイザ、PLLおよび差動クロック

clocks-generation-category-banner.jpg

IDTのクロックジェネレータとシンセサイザは、いずれもPLLをベースとしています。アプリケーションに対し、1つまたは複数のクロック信号を供給することが可能です。 PLLクロックベースの製品は、共通の入力信号から異なる周波数の出力信号を生成します。 一般に、システムに含まれる周辺回路/機器は異なる周波数で動作します。

IDTのクロックジェネレータは、クロック供給の対象となるアプリケーションの許容誤差範囲に厳密に収まる周波数のクロック出力を生成します。 基準となる周波数減としては、簡素で低価格な基本波モードの水晶振動子か基準クロックを使用できます。それらの基準クロックを基に、低ジッターの出力クロックを合成します。 複数の負荷を駆動するために、クロックの複製を複数生成することも可能です。加えて、乗算/除算の周波数変換も行えます。IDT社は、シングルエンド出力と差動出力の両方を備えたクロック・ジェネレータを提供しています。 さらに、外部帰還経路を備えている製品では、負荷に対し、タイミングを正確に制御してクロック信号を供給することもできます。

クロックジェネレータを選ぶ時に考慮すべきこと
適切なクロックジェネレータや周波数シンセサイザを選ぶためには、いくつか考慮すべき点があります。 以下の高レベルの仕様を検討してください。

  • クロックジッター: 理想的な信号に対し、実際のクロック信号が時間領域や周波数領域で見て、どれだけの揺らぎ(偏差)を持っているのかを示す値です。ほとんどのアプリケーションでは、プロセッサやFPGA、ASICを使用するうえで、クロック・ジッターの値が主要な要件の1つになります。また、アプリケーションの種類によっては、クロックに対してより厳しい信号品質が求められることがあります。例えば、10GbE(Gigabit Ethernet)の要件を満たすために、サプライヤが送信パスまたは受信パスのうちどちらかに、独自のジッターバジェットを設定しているといったことがありえます。あるいは、PCIe(PCI Express) Gen1/2/3の規格に準拠するために、別の要件が必要になるといった可能性もあります。IDTの製品群であれば、そうした個々のアプリケーションにおけるあらゆるジッター要件に対応することが可能です。
  • 周波数範囲:IDTのクロックジェネレータは、それぞれ異なる周波数に対して最適化されています。一部の製品は、広範な周波数に対して非常に優れた性能を発揮します。それに対し、特定アプリケーション向けの製品は、特定の周波数帯で使用した場合に、圧倒的な性能を発揮するよう設計されています。周波数に関する条件が明確になっていない場合には、IDTのプログラマブル・クロックジェネレータの利用をお勧めします。
  • 入出力信号の形式:クロック信号については、ハイレベルとローレベルのそれぞれに対応する電圧、立ち上がり時間と降下時間をあらかじめ定義しておく必要が必要あります。この入出力信号の形式(インタフェース仕様)は、LVCMOS、LVDS、LVPECL、HCSLといった標準規格として定められています。IDTのクロックジェネレータ製品には、特定の形式に対応したものと、複数の形式に対応可能な柔軟性を備えたものがあります。シングルエンド、差動の種類を問わず、IDTはあらゆる形式に対応可能な製品群を用意しています。
  • 電源電圧:デバイスを動作させるために供給する電源電圧も重要な検討事項です。一般に、クロックジェネレータの電源電圧は、システムで使用できるレール電圧によって決まります。クロックジェネレータに供給する電圧を下げられれば、消費電力も削減できます。IDTはクロックジェネレータとしての性能を低下させることなく消費電力を削減するために、より低い電源電圧でも動作する革新的な製品を開発し続けています。
  • 集積度:一般に、クロックジェネレータを選択する際には、システムの要件を満たし、部品点数を少なく抑えられ、できるだけ簡素な回路で構成された製品を選ぶべきです。使用する部品の数が少ないほど設計が簡素化され、開発にかかる時間を短縮できるからです。また、そうした選択は、生産性(システム製品の製造歩留り)を改善するための信頼性の向上にもつながります。IDTは、非常に複雑なシステム向けに、業界で最も集積化の進んだソリューションを提供しています。それ以外のシステム向けにも、それぞれに適したソリューションを用意しています。

クロックジェネレータと周波数シンセサイザ(クロックシンセサイザ)
クロックジェネレータは、システムにおいて、各部の動作の同期をとるためのタイミング信号を生成する回路です。最も基本的なクロックジェネレータは、共振回路とアンプ回路で構成されています。 多くのクロックジェネレータ製品は、デューティサイクルが50%のシンプルな方形波からより複雑な波形まで、多様なタイミング信号(クロック信号)を生成できるようになっています。通常、共振回路には水晶ピエゾ振動器などが使用されますが、それよりもシンプルなタンク回路や、さらにシンプルなRC(抵抗‐キャパシタ)回路が使用されるケースもあります。 より複雑なタイミング出力に対応するクロックジェネレータは周波数シンセサイザと呼ばれています。周波数シンセサイザでは、周波数逓倍器、分周器、周波数ミキサーの動作を組み合わせることで必要な出力信号を生成します。多くの周波数逓倍器/分周器は、周波数が入力信号周波数の数倍/数分の1の出力信号を生成します。一方、周波数ミキサーは、周波数が2つの入力周波数の和や差となる出力信号を生成します。周波数シンセサイザの多くは、PLL(位相同期ループ)クロックICとしても知られています。PLLは、その構成要素である位相比較器や周波数の調整が可能な発振器によって、入力信号に対して出力信号を正確に同期させます。このようなPLLを備えているクロック・ジェネレータがPLLクロックICです。また、プログラマブルなクロックジェネレータであれば、周波数逓倍器や分周器で使用する値(入力周波数に対する出力周波数の比率)を随時変更することができます。このタイプの製品を使用すれば、ハードウェアを変更することなく、さまざまな周波数の出力信号を生成することが可能です。

IDTのクロックジェネレータ製品またはクロックシンセサイザ製品は、 LVPECL、LVDS、HCSLなど、数種類の差動クロック出力レベルに対応しています。 データシートと本ウェブサイトの両方に、差動クロックに関するアプリケーションノートを掲載しています。